時序功耗優化工具

時序優化是保證數字芯片設計功能正确、性能指标滿足設計要求的關鍵流程。為保證數字芯片正常工作并達到預期頻率，需要對時鐘信号和數據信号到達寄存器的時間是否滿足建立時間和保持時間的約束要求進行檢查，同時對不滿足約束要求的情況進行修複優化。時序優化在芯片設計過程中占據重要地位，是數字芯片設計特别是先進工藝數字設計的重要瓶頸。

先進工藝大規模數字電路設計可能包含上億門級單元和數百個工藝角。時序優化工具首先需要具備超大規模數據處理能力。同時，在優化過程中，任何單元或走線的變化帶來的時序影響都需實時更新到整個芯片以及所有工藝角，以避免其他元件或工藝角出現新的時序違例。另外，還要考慮因為單元或走線的物理位置變化是否可能引起版圖設計規則的違反。上述優化過程對時序優化工具提出了嚴苛的性能、容量和物理規則檢查能力的要求。

ICExplorer-XTop®針對先進工藝、大規模設計和多工作場景的時序收斂難題，提供了一站式時序功耗優化解決方案，包括建立時間（Setup）、保持時間（Hold）、瞬變時間（Transition）和漏電功耗（Leakage power）優化等。該工具通過創新的層次設計數據并行處理技術、動态時序建圖技術和增量布局技術等，顯著提高了時序和功耗優化的效率和質量。ICExplorer-XTop®還提供了Post-mask ECO、交互式ECO和Clock ECO等特色解決方案，幫助用戶完成關鍵時序路徑的修複，顯著提升了時序收斂的效率。

相關下載

時序功耗優化工具 ICExplorer-XTop datasheet